Organisasi Dan Arsitektur Komputer Edisi Revisi.Maman Abdurohman

Organisasi Dan Arsitektur Komputer Edisi Revisi.Maman Abdurohman

Judul Buku	:	Organisasi Dan Arsitektur Komputer Edisi Revisi
Pengarang	:	Maman Abdurohman
Penerbit	:	Informatika
Cetakan	:	Ke-1
Tahun Terbit	:	2014
Bahasa	:	Indonesia
Jumlah Halaman	:	448
Kertas Isi	:	CD Plus
Cover	:	Soft
Ukuran	:	16 x 24
Berat	:	500
Kondisi	:	Baru
Harga	:	Rp     110,000	diskon 15%
Bayar	:	Rp       93,500
Stock	:	1

Organisasi & Arsitektur Komputer – Edisi Revisi

Pengarang : Maman Abdurohman

Penerbit : Informatika – Bandung

Daftar Isi       

1. Perkembangan Teknologi Komputer

1.1       Komputer Primitif

1.2       Komputer Tabung Hampa

^1.3          Komputer Transistor

^1.4          Komputer IC

^1.5          Hukum Moore

1.6       Komputer VLSI

1.6       Komputer Cerdas dan Isu Generasi Kelima

2. Sistem Bilangan: Biner, Oktal, Desimal dan Hexa

2.1     Basis Bilangan

2.2     Konversi Antarbasis Bilangan

^2.3          Bilangan Biner Bertanda

3. Gerbang Logik dan Rangkaian

3.1       Aljabar Boolean        

3.2       Gerbang Logik Dasar

3^.3       Rangkaian Kombinasional

3^.4       Rangkaian Sekuensial

4. Aljabar Boolean

4^.1          Persamaan Boolean  

4.2       Aljabar Boolean        

4^.3       Penyederhanaan Persamaan

5. Rangkaian Kombinasional

5-¹       Rangkaian Digital

5.2       Peta Karnaugh (Karnaugh Map)    

5.3       Minimasi dengan Peta Karnaugh

5^.4       Contoh Rangkaian Kombinasional

6. Rangkaian Sekuensial : Flip-Flop

6.1       Flip Flop Set-Reset (SR-Flip Flop)           

6.2       Flip Flop Data (D-Flip Flop)         

^6.3          Flip Flop J-K (JK-Flip Flop)       

^6.4          Flip Flop Toggle (T Flip Flop)   

7. Komponen Level Register

7^.1          Register        

7.2     Multiplekser (MUX)

7^.3       Dekoder (Decoder)  

7^.4       Enkoder (Encoder)  

7^.5       Register Data 

7.6       Register Geser

7^.7       Pencacah (Counter)    

8. Unit Aritmetik dan. Logik

8.1       Rangkaian Aritmetik

8.2       Komponen Aritmetik dan Logik

9. Prosesor SAP-1

9.1       Arsitektur SAP-1

9.2       Instruksi

9^.3       Pemrograman SAP-1

9.4       Pengendali SAP-i

10. Prosesor SAP-2

10.1     Arsitektur SAP-2

10.2     Jalur Dua-Arah

^10.3         Instruksi SAP-2

^10.4         Instruksi Mengacu Memori (Memory Reference Instruction, MRI)

^10.5       Instruksi Register (Register Instruction)         

10.6    Instruksi Lompat dan Pemanggilan (Jump and Call Instruction)      

^10.7         Instruksi Logika (Logic Instruction)   

10.8     Instruksi Lain-lain

11. Prosesor SAP-3

11.1     Model Pemrograman

11.2     Instruksi Pemindahan Data

^11.3         Instruksi Aritmetika

^11.4         Instruksi Penambahan  1, Pengurangan 1 dan Rotasi

^11.5         Instruksi Logika

11.6     Instruksi Logika dan Aritmetika Segera (Immediate instruction)     

^11.7     Instruksi Lompatan (Jump Instruction)11.8     Instruksi Register Diperluas (Extended- Register Instruction)           

11.9     Instruksi Tidak Langsung (Indirect Instruction)         

11.10 Instruksi Tumpukan (Stack Instruction)          

12. Memori

12.1 Sistem Komputer

12.2 RAM – Memori Semikonduktor

^12.3         Memori ROM (Read Only Memory)  

^12.4         Memori Cache

13. Prosesor DLX

¹3^.1         Arsitektur DLX

¹3^.2         Format Instruksi

¹3^.3        Instruksi

¹3^.4        Memori

¹3^.5        Dasar-dasar Pipeline pada prosesor DLX
¹3^.6         Hambatan Utama Pipelining–Risiko Pipeline (Pipeline Hazard)       

14. Pemodelan Perangkat Keras - VHDL

¹4^.1         VHDL–Selayang Pandang
¹4^.2         Pengembangan ASIC (Application Specific Integrated Cicuits)        

¹4^.3        Konsep VHDL

¹4^.4        Bahasa VHDL dan Sintak

¹4^.5        Elemen Struktur VHDL

¹4^.6         Entitas

¹4^.7        Arsitektur

¹4^.8         Mode Port Pada Entitas

¹4^.9        Deklarasi komponen

¹4-¹⁰      Konfigurasi

14.11   Paket

15. Model VHDL untuk Prosesor DLX

¹5^.1         Perancangan Arsitektur Prosesor dlx

¹5^.2         Perancangan Komponen-komponen prosesor dlx

¹5^.3      Implementasi Komponen-komponen prosesor dlx pada VHDL

16. Pengujian Model Prosesor DLX

16.1     Skenario Pengujian

16.2     Pengujian Rinci (white box testing)    

^16.3         Pengujian Global (black box testing)  

17. Pengujian Model Prosesor DLX

¹7^.1         Perkembangan MIPS

¹7^.2         Arsitektur MIPS

¹7^.3      Unit Kendali'

¹7^.4      Eksekusi Instruksi

¹7^.5      Mode Pengalamatan.

¹7^.6         MIPS Multisiklus

¹7^.7      Pendefinisian Fungsi

¹7^.8         Instruksi MIPS

18. Bahasa Assembly MIPS

18.1     Bahasa Assembly

18.2     Bahasa Mesin MIPS

^18.3         Prosedur dan System Call      

Daftar Istilah

Daftar Pustaka

Bibliography  

KEMBALI KE HALAMAN AWAL

Share This Article